목록2025/07/09 (2)
printf("ho_tari\n");

2025.07.09 shift_register & FSM btnU 를 누르면 1이 btnD를 누르면 0이 입력 되도록 구현입력 되는 상황은 led6~led0로 left shift표시 되도록 하고 동일한 입력 2개(00 또는 11) 발견 시00이면 led15 on 11이면 led14를 on그렇지 않은 경우는 led15 led14를 off로 처리 top.v`timescale 1ns / 1psmodule pattern_detector_top ( input wire clk, input wire rst, // 동기 리셋 input wire btnU, // 1 입력 버튼 input wire btnD, // 0 입력 버튼 output wire [15:0] ..
(Telechips) AI 시스템 반도체 SW 개발자 교육/Verilog HDL
2025. 7. 9. 16:50
7일차 mini Project2 - Vending_Machine
2025.07.08 shift register shift_top.v`timescale 1ns / 1psmodule shift_top ( input wire clk, // 100 MHz 클럭 input wire reset, // Active-High 리셋 input wire btnU, // ‘1’ 입력 버튼 (Active-High) input wire btnD, // ‘0’ 입력 버튼 (Active-High) output reg [7:0] led // [7]=패턴 플래그, [6:0]=시프트 레지스터); //--------------------------------------------..
(Telechips) AI 시스템 반도체 SW 개발자 교육/Verilog HDL
2025. 7. 9. 09:48