Recent Posts
목록2025/07/04 (1)
printf("ho_tari\n");

2025.07.03 fnd_controller.v`timescale 1ns / 1psmodule fnd_controller( input clk, input [13:0] input_data, input reset, output [3:0] an, // 자릿수 선택 output [7:0] seg_data ); wire [1:0] w_sel; fnd_digit_select u_fnd_digit_select( .clk(clk), .reset(reset), .sel(w_sel) // 00 01 10 11 ); wire [3:0] w_d1, w_d10, w_d100, w_d1000; bin2bcd u_bin2bcd( ..
(Telechips) AI 시스템 반도체 SW 개발자 교육/Verilog HDL
2025. 7. 4. 09:06