«   2026/02   »
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
Archives
관리 메뉴

printf("ho_tari\n");

2일차 본문

2025.07.01

 

면접으로 인한 수업 미참여

'(Telechips) AI 시스템 반도체 SW 개발자 교육 > Verilog HDL' 카테고리의 다른 글

8일차  (0) 2025.07.09
6일차  (0) 2025.07.07
4일차  (0) 2025.07.04
3일차  (0) 2025.07.02
1일차  (0) 2025.06.30